CIFRE - Modélisation du vieillissement par IA de transistors CMOS pour des applications cryogéniques -H/F

Description de l'offre

Chez STMicroelectronics, nous sommes convaincus que la technologie est un moteur d'innovation et a un impact positif pour les entreprises, les personnes et la société.
En tant qu'acteur mondial des semiconducteurs, nos technologies de pointe et nos composants électroniques sont invisibles mais au cœur du monde d'aujourd'hui.
Rejoindre ST, c'est intégrer une entreprise internationale riche de plus de 115 nationalités, présente dans 40 pays, et rassemblant plus de 50 000 talents passionnés et engagés, tous unis par la volonté de créer et d'inventer la technologie de demain.
Innover demande bien plus que des compétences techniques : cela nécessite des personnes inspirantes, qui savent collaborer avec respect et enthousiasme. Des collaborateurs animés par la passion, prêts à remettre en question le statu quo, à faire avancer l'innovation et à révéler leur plein potentiel.
Venez vivre cette aventure avec nous et contribuez à construire un futur plus intelligent et plus durable, en alliant responsabilité et innovation.

Notre technologie commence avec vous.

Cette thèse s'attaque à un sujet au cœur des ruptures technologiques actuelles : le vieillissement des transistors CMOS 28 nm à très basse température (4K) , une brique clé pour l' informatique quantique et l' électronique spatiale de nouvelle génération . À ces températures extrêmes, les mécanismes de fiabilité ne ressemblent plus du tout à ceux observés à température ambiante : la dynamique des porteurs change, certains phénomènes quantiques deviennent prépondérants et l' auto‑échauffement local peut fortement perturber le comportement du dispositif malgré l'environnement cryogénique.

Les modèles de vieillissement classiques, conçus pour 300K, ne suffisent plus: ils supposent que l'on peut « séparer » les effets d'auto‑échauffement, ce qui n'est plus valide à 4K4K. L'objectif de cette thèse est donc ambitieux : développer un modèle de fiabilité piloté par l'IA qui combine des données de stress accéléré à basse température avec l'impact détaillé de l'auto‑échauffement pour prédire de manière réaliste la durée de vie des transistors. L'apprentissage automatique est exploité pour détecter des schémas de dégradation complexes , façonnés à la fois par les conditions cryogéniques et par la montée en température locale. Les premiers résultats montrent un gain significatif de précision par rapport aux approches classiques, ouvrant la voie à une conception plus robuste des circuits cryogéniques pour les processeurs quantiques et les systèmes spatiaux.

Au cœur du sujet : la compréhension fine des mécanismes physiques de fiabilité à 4K et leur implémentation directe dans les simulateurs de circuits utilisés par les concepteurs. La dégradation des performances Cryo‑CMOS est étudiée en prenant en compte l'ensemble des particularités des caractéristiques I − V à basse température : « body freeze‑out », saturation de la pente sous‑seuil, oscillations sous‑seuil liées aux effets quantiques, effet « kink », etc. La thèse propose aussi une méthodologie de Design for Reliability intégrant la variabilité à temps zéro et le mismatch σΔIon​​ sur plusieurs technologies et gammes de température. Des techniques de machine learning (classification, clustering, régression) seront utilisées pour extraire automatiquement des motifs de vieillissement dans des jeux de données riches et hétérogènes. Le travail se fera en interaction forte avec les équipes CAO, Fabrication, Signoff, Fiabilité et Product Engineering , pour relier modèles, silicium réel et contraintes industrielles. La thèse s'inscrit ainsi dans une démarche résolument pluridisciplinaire (Data Science, Design, Manufacturing, Fiabilité) au service d'un enjeu : repousser les limites de la modélisation de durée de vie des transistors en environnement cryogénique .

Missions de la thèse

Pendant cette thèse, vous serez au cœur d'un environnement à la fois académique et industriel , avec des missions très variées :

·  Explorer le comportement des transistors à 4K : définition et réalisation de plans d'expériences, mesures électriques avancées sur transistors CMOS 28 nm en cryostat, mise en place de stress accélérés pour observer le vieillissement en conditions extrêmes.
·  Plonger dans la physique des dispositifs : analyse des mécanismes de dégradation spécifiques au régime cryogénique, étude détaillée de l'auto‑échauffement, interprétation des phénomènes comme le body freeze‑out, les oscillations sous‑seuil ou l'effet kink.
·  Construire un modèle de fiabilité piloté par l'IA : préparation des bases de données, choix des algorithmes de machine learning (régression, réseaux de neurones, méthodes de classification, etc.), entraînement, validation croisée, interprétabilité des modèles.
·  Intégrer ces modèles dans les outils de conception de circuits : implémentation dans les simulateurs de référence (environnement SPICE/Cadence…), génération de modèles compacts utilisables par les designers, mise au point d'une méthodologie de Design for Reliability dédiée au Cryo‑CMOS.
·  Relier CAO et silicium réel : travailler au contact des équipes Design, Manufacturing, Signoff, Fiabilité et Product Engineering pour confronter les modèles à la réalité du silicium, affiner les hypothèses physiques et proposer des optimisations concrètes de technologie et d'architecture de circuits.
·  Diffuser et valoriser vos résultats : rédaction d'articles, présentations dans des conférences internationales et séminaires internes, contribution à la feuille de route Cryo‑CMOS pour l'informatique quantique et l'espace.

Vous aurez ainsi l'opportunité de contribuer directement à des technologies de pointe , tout en développant un profil rare à l'interface entre physique, microélectronique, Data Science et IA.

Profil et qualifications recherchés

Cette thèse s'adresse à un(e) étudiant(e) de grande école d'ingénieurs ou de master 2 de haut niveau , motivé(e) par les défis technologiques de demain et souhaitant évoluer à l'interface entre recherche, industrie et IA .

·  Formation :
·  Élève‑ingénieur(e) en dernière année ou titulaire d'un M2 en microélectronique, physique des semiconducteurs, électronique, télécoms, physique appliquée ou data science / machine learning.
·  Un intérêt marqué pour la fiabilité, la physique des dispositifs et/ou l'électronique pour l'informatique quantique sera un plus.
·  Compétences techniques attendues :
·  Bases solides en physique des MOSFET et en technologies CMOS avancées (nœuds ≤ 28nm).
·  Notions ou première expérience en fiabilité des composants (BTI, HCI, TDDB…) ou en modélisation compacte.
·  Pratique des outils de simulation (SPICE, Cadence/Spectre, ou équivalents) et goût pour la modélisation.
·  Compétences en Python pour le traitement de données et le machine learning (NumPy, pandas, scikit‑learn, éventuellement TensorFlow ou PyTorch).
·  Une expérience en mesures électriques, bancs de test ou instrumentation sera appréciée ; la curiosité pour l'expérimental est un vrai atout.
·  Qualités personnelles :
·  Forte motivation pour la recherche appliquée et les sujets de rupture (cryo‑électronique, quantique, espace).
·  Rigueur scientifique, esprit analytique, capacité à manipuler et interpréter de grands volumes de données.
·  Goût pour le travail en équipe pluridisciplinaire , envie d'échanger avec des experts de différents métiers (design, fabrication, fiabilité, data science).
·  Bonnes capacités de communication écrite et orale en français et en anglais ; envie de publier, présenter, débattre de vos résultats.

Cette thèse offre un cadre idéal pour un(e) étudiant(e) de grande école souhaitant construire un profil d'expert(e) recherché(e) à la frontière entre microélectronique avancée et intelligence artificielle, avec une application directe à des domaines porteurs comme l'informatique quantique et l'électronique spatiale.

ENGLISH VERSION

This PhD thesis tackles a topic at the heart of current technological breakthroughs: the aging of 28 nm CMOS transistors at very low temperature (4 K), a key building block for quantum computing and next‑generation space electronics. At these extreme temperatures, reliability mechanisms no longer resemble those observed at room temperature: carrier dynamics change, certain quantum phenomena become predominant, and local self‑heating can significantly disturb device behavior despite the cryogenic environment.

Conventional aging models, designed for 300 K, are no longer sufficient: they assume that self‑heating effects can be “separated”, which is no longer valid at 4 K. The objective of this thesis is therefore ambitious: to develop an AI‑driven reliability model that combines low‑temperature accelerated stress data with the detailed impact of self‑heating to realistically predict transistor lifetime. Machine learning is used to detect complex degradation patterns shaped both by cryogenic conditions and by local temperature rise. Initial results show a significant gain in accuracy compared with classical approaches, paving the way for more robust design of cryogenic circuits for quantum processors and space systems.

At the core of the subject lies a detailed understanding of the physical reliability mechanisms at 4 K and their direct implementation in circuit simulators used by designers. Cryo‑CMOS performance degradation is studied by taking into account all the specific features of low‑temperature I–V characteristics: body freeze‑out, subthreshold slope saturation, subthreshold oscillations related to quantum effects, kink effect, etc. The thesis also proposes a Design for Reliability methodology that integrates time‑zero variability and mismatch σΔIon σ ​Δ I ​on​​​​ across several technologies and temperature ranges. Machine learning techniques (classification, clustering, regression) will be used to automatically extract aging patterns from rich and heterogeneous datasets. The work will be carried out in close interaction with the CAD, Manufacturing, Signoff, Reliability and Product Engineering teams to link models, real silicon and industrial constraints. The thesis is thus part of a resolutely multidisciplinary approach (Data Science, Design, Manufacturing, Reliability) serving one main goal: pushing the limits of transistor lifetime modeling in a cryogenic environment.

PhD missions

During this PhD, you will be at the heart of both an academic and industrial environment, with highly varied missions:

·  Explore transistor behavior at 4 K : definition and execution of design of experiments, advanced electrical measurements on 28 nm CMOS transistors in a cryostat, implementation of accelerated stress tests to observe aging under extreme conditions.
·  Dive into device physics : analysis of degradation mechanisms specific to the cryogenic regime, detailed study of self‑heating, interpretation of phenomena such as body freeze‑out, subthreshold oscillations or the kink effect.
·  Build an AI‑driven reliability model : database preparation, selection of machine learning algorithms (regression, neural networks, classification methods, etc.), training, cross‑validation, and model interpretability.
·  Integrate these models into circuit design tools : implementation in reference simulators (SPICE/Cadence environment, etc.), generation of compact models usable by designers, development of a Design for Reliability methodology dedicated to Cryo‑CMOS.
·  Bridge CAD and real silicon : work closely with Design, Manufacturing, Signoff, Reliability and Product Engineering teams to confront models with actual silicon, refine physical assumptions and propose concrete optimizations of technology and circuit architecture.
·  Disseminate and promote your results : writing papers, presentations at international conferences and internal seminars, contribution to the Cryo‑CMOS roadmap for quantum computing and space.

You will thus have the opportunity to contribute directly to cutting‑edge technologies, while developing a rare profile at the interface between physics, microelectronics, Data Science and AI.

Candidate profile and required qualifications

This PhD is aimed at a top‑level engineering school or Master 2 student, motivated by tomorrow's technological challenges and wishing to work at the interface between research, industry and AI.

Education:

·  Final‑year engineering student or holder of a Master's degree (M2) in microelectronics, semiconductor physics, electronics, telecommunications, applied physics or data science / machine learning.
·  A strong interest in reliability, device physics and/or electronics for quantum computing will be an asset.

Expected technical skills:

·  Solid background in MOSFET physics and advanced CMOS technologies (nodes ≤ 28 nm).
·  Basic knowledge or first experience in component reliability (BTI, HCI, TDDB, etc.) or compact modeling.
·  Experience with simulation tools (SPICE, Cadence/Spectre, or equivalents) and an interest in modeling.
·  Skills in Python for data processing and machine learning (NumPy, pandas, scikit‑learn, and possibly TensorFlow or PyTorch).
·  Experience with electrical measurements, test benches or instrumentation will be appreciated; curiosity for experimental work is a real asset.

Personal qualities:

·  Strong motivation for applied research and breakthrough topics (cryo‑electronics, quantum, space).
·  Scientific rigor, analytical mindset, ability to handle and interpret large volumes of data.
·  Enjoy working in multidisciplinary teams, willingness to interact with experts from different fields (design, manufacturing, reliability, data science).
·  Good written and oral communication skills in French and English; motivation to publish, present and discuss your results.

This PhD offers an ideal framework for a top engineering student wishing to build a sought‑after expert profile at the frontier between advanced microelectronics and artificial intelligence, with direct application to high‑growth domains such as quantum computing and space electronics.

If you want, I can now help you adapt this English version for:

·  a formal PhD offer on a website,
·  or a motivation letter tailored to this topic.
ST est fière d'être certifiée parmi les 17 entreprises mondiales « Global Top Employers 2025 » et d'être la première et unique entreprise de semi-conducteurs à recevoir cette distinction. ST a été distinguée dans ce classement grâce à sa démarche d'amélioration continue, se démarquant notamment par son engagement en matière d'éthique et d'intégrité, de sens et de valeurs, d'organisation et de gestion du changement, ainsi que par sa stratégie commerciale et ses performances. En France, ST a également obtenu la labélisation Happy Trainee 2025.
Nous cultivons un environnement de travail inclusif et diversifié, où la discrimination n'a pas sa place. Notre ambition est de recruter et de fidéliser des talents reflétant la richesse des sociétés dans lesquelles nous évoluons.
Nous nous engageons à l'équité dans le développement des carrières, les opportunités professionnelles et la rémunération.
Chez ST, nous encourageons les candidats qui ne remplissent pas forcément tous les critères à postuler, car nous croyons en la richesse des parcours variés et offrons de réelles opportunités d'apprentissage et d'évolution. La diversité, l'équité et l'inclusion sont des valeurs fondamentales qui façonnent notre culture d'entreprise.
Pour découvrir toutes nos opportunités, rendez-vous sur st.com/careers.